PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-013003

(43) Date of publication of application: 16.01.1998

(51)Int.CI.

H05K 3/32 H01L 21/60

H01L 23/12

H01L 23/14

(21)Application number: **08-184224**

(71)Applicant: CASIO COMPUT CO LTD

(22)Date of filing:

26.06.1996


(72)Inventor: KISHIGAMI MASAMITSU

(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To improve the connection reliability between the bump of a semiconductor chip and the connection pad of a circuit board.

SOLUTION: A part of an upper inside wiring pattern 3 is arranged at the lower side of a right-side connection pad 5a via an upper insulation film 4 made of an elastically deformable epoxy resin, and a dummy upper inside wiring pattern 3a is arranged at the lower side of a left-side connection pad 5b via the upper insulation film 4, thus making equal the film thicknesses of the upper insulation film 4 below both the connection pads 5a and 5b. As a result, the upper insulation film 4 below both the connection pads 5a and 5b is compressed equally when a semiconductor chip 11 is mounted on a circuit substrate 1 via an anisotropic conductive adhesive 14 along with heated pressurization, thus making equal the connection reliability between a right-side gold bump 13a and the connection pad 5a below it and that between a left-side gold bump 13b and the connection pad 5b below it.



LEGAL STATUS

[Date of request for examination] 27.03.1997

[Date of sending the examiner's decision of

15.12.1998

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-13003

(43)公開日 平成10年(1998) 1月16日


(51) Int.Cl. ⁶ H 0 5 K 3/32 H 0 1 L 21/60	酸別記号· 庁内整理番号	FI H05K	3/32	1	技術表示箇所 B	
HO1L 21/60	0.1.1		•			
	3 1 1	H01L 2	1/60	311	S	
23/12		2	3/12		ર	
23/14		2	3/14	1	R	
		審査請求	求 有	請求項の数5	FD (全 5 頁)	
(21)出願番号 特願	頁平8-184224	(71)出顧人	0000014 カシオi	 43 計算機株式会社		
(22)出願日 平成	戊8年(1996)6月26日		東京都線	新宿区西新宿 2	「目6番1号	
		(72)発明者	• • —			
			東京都	青梅市今井3丁目	目10番地6 カシオ	
			計算機構	朱式会社青梅事業	於所内	
		(74)代理人	弁理士	杉村 次郎		

(54) 【発明の名称】 半導体装置

(57) 【要約】

【課題】 半導体チップのバンプと回路基板の接続パッドとの間の接続信頼性を良くする。

【解決手段】 右側の接続パッド5aの下側には弾性変形可能なエポキシ樹脂からなる上側絶縁膜4を介して上側内部配線パターン3の一部が配置され、左側の接続パッド5bの下側には上側絶縁膜4を介してダミー上側内部配線パターン3aが配置されている。これにより、両接続パッド5a、5b下の上側絶縁膜4の膜厚は同じとなる。このため、半導体チップ11を異方性導電接着剤14を介して回路基板1上に加熱加圧を伴って実装するとき、両接続パッド5a、5b下の上側絶縁膜4が同等に圧縮されることになる。この結果、右側の金バンプ13aとその下の接続パッド5aとの間の接続信頼性と左側の金バンプ13bとその下の接続パッド5bとの間の接続信頼性とを同等とすることができる。



10

40

【特許請求の範囲】

【請求項1】 基板の上面及びこの基板の上面に形成さ れた内部配線パターンの上面に形成された絶縁膜の表面 に複数の接続パッドを含む表面配線パターンが形成され てなる回路基板の前記複数の接続パッドに半導体チップ の複数のバンプを接続してなる半導体装置において、前 記複数の接続パッドのすべての下側に前記内部配線パタ ーンの一部を位置させたことを特徴とする半導体装置。

【請求項2】 請求項1記載の発明において、前記接続 パッドの下側に位置する前記内部配線パターンの一部は ダミー内部配線パターンからなることを特徴とする半導 体装置。

【請求項3】 請求項1または2記載の発明において、 前記絶縁膜はエポキシ樹脂からなることを特徴とする半 導体装置。

【請求項4】 請求項1~3のいずれかに記載の発明に おいて、前記バンプは金バンプからなることを特徴とす る半導体装置。

【請求項5】 請求項1~4のいずれかに記載の発明に おいて、前記バンプと前記接続パッドとの接続は、前記 半導体チップと前記回路基板との間に介在された異方性 導電接着剤の導電性粒子を介しての接続であることを特 徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は半導体装置に関 し、特に、半導体チップを回路基板上に実装してなる半 導体装置に関する。

[0002]

【従来の技術】例えばMCM(multi chip module)と呼 ばれる半導体チップの実装技術では、1つの回路基板上 に複数の半導体チップを直接搭載している。この場合、 回路基板としては、多層配線構造のものを用いる場合が 多い。図5は従来のこのような半導体装置の一部を示し たものである。回路基板1は、ガラスエポキシ等からな るハード基板2の上面に上側内部配線パターン3が形成 され、その上面全体にエポキシ樹脂からなる上側絶縁膜 4が形成され、その上面に複数の接続パッド5を含む表 面配線パターン6が形成され、ハード基板2の下面に下 側内部配線パターン7が形成され、その下面全体にエポ キシ樹脂からなる下側絶縁膜8が形成され、その下面に 裏面配線パターン9が形成された構造となっている。こ の場合、図示していないが、表面配線パターン6と上側 内部配線パターン3とは上側絶縁膜4内に形成されたコ ンタクトホール導通部を介して接続され、上側内部配線 パターン3と下側内部配線パターン7とはハード基板2 内に形成されたスルーホール導通部を介して接続され、 下側内部配線パターン7と裏面配線パターン9とは下側 絶縁膜8内に形成されたコンタクトホール導通部を介し て接続されている。

【0003】一方、半導体チップ11は、チップ本体1 2の下面周辺部に複数の金バンプ13が形成された構造 となっている。この半導体チップ11は回路基板1上に 異方性導電接着剤14を介して実装されている。異方性 導電接着剤14は、表面に金属被膜が施された樹脂粒子 等からなる導電性粒子15を絶縁製接着剤16中に混入 したものからなっている。そして、回路基板1上に異方 性導電接着剤14を介して半導体チップ11を位置合わ せして載置した後、加熱加圧すると、金バンプ13が接 続パッド5に適宜に弾性変形した導電性粒子15を介し て接続されるとともに、半導体チップ11が回路基板1 に接着剤16を介して接着される。かくして、半導体チ

ップ11は回路基板1上に実装されている。

2

【0004】ところで、一例として、半導体チップ11 の下面が図6に示すようになっているとする、すなわ ち、半導体チップ11のチップ本体12が平面長方形状 であって、その下面の長手方向両端部に4つずつの金バ ンプ13が配置されているとする。すると、回路基板1 の接続パッド5は、半導体チップ11の金バンプ13に 対応して配置される関係から、図7に示すように配置さ れている。すなわち、図7において点線で囲まれた長方 形状の領域は半導体チップ搭載エリアを示すが、この半 導体チップ搭載エリア内の長手方向両端部に4つずつの 接続パッド5が配置されている。しかるに、回路基板1 の上側内部配線パターン3は、直接的には半導体チップ 11の金パンプ13の配置と無関係であるので、例えば 図8に示すように配置されているとする。すなわち、図 8において点線で囲まれた長方形状の領域は半導体チッ プ搭載エリアに対応する領域を示すが、この領域内の右 30 端部であって図7の右側のすべての接続パッド5に対応 する位置に上側内部配線パターン3の各一部が配置さ れ、同領域内の左端部であって図7の左側の所定の2つ の接続パッド5に対応する位置にのみ上側内部配線パタ ーン3の各一部が配置されているとする。すると、この 半導体装置の図8のX-X線に沿う部分に対応する断面 図は図5に示すようになる。この場合、右側の接続パッ ド5aの下側には上側内部配線パターン3の一部が配置 されているが、左側の接続パッド5bの下側には上側内 部配線パターン3が配置されていないことになる。

【0005】ところで、回路基板1のエポキシ樹脂から なる上側絶縁膜4は、弾性変形可能であるので、加圧さ れると、圧縮されて薄くなる。このため、回路基板1上 に異方性導電接着剤14を介して半導体チップ11を位 置合わせして載置した後、加熱加圧する際に、接続パッ ド5a、5b下の上側絶縁膜4が適宜に圧縮されて薄く なる。しかるに、図5に示すように、右側の接続パッド 5 a の下側に上側内部配線パターン3の一部が配置され ているが、左側の接続パッド5bの下側に上側内部配線 パターン3が配置されていない場合には、左側の接続パ 50 ッド5 b 下の上側絶縁膜4の膜厚は右側の接続パッド5

a下の上側絶縁膜4の膜厚よりも上側内部配線パターン3の厚さの分だけ厚くなっている。すると、左側の接続パッド5b下の上側絶縁膜4の圧縮量は右側の接続パッド5a下の上側絶縁膜4の圧縮量よりも大きくなる。換言すれば、上側絶縁膜4はその圧縮量に応じて加圧力を吸収することになるので、左側の接続パッド5b下の上側絶縁膜4の加圧力吸収は右側の接続パッド5a下の上側絶縁膜4の加圧力吸収よりも大きくなる。この結果、右側の金バンプ13aとその下の接続パッド5aとの間に加わる圧力が所期値であるとすると、左側の金バンプ13bとその下の接続パッド5bとの間に加わる圧力が所期値よりも小さくなる。

[0006]

【発明が解決しようとする課題】このように、右側の金 バンプ13aとその下の接続パッド5aとの間に加わる 圧力が所期値であっても、左側の金バンプ13bとその 下の接続パッド5bとの間に加わる圧力が所期値よりも 小さくなることがある。すると、右側の金バンプ13a とその下の接続パッド5aとの間に介在された導電性粒 子15は、所期値の圧力を受けて所期の通り弾性変形す ることより、対応する金バンプ13aと接続パッド5a に面接触することになる。しかしながら、左側の金バン プ13bとその下の接続パッド5bとの間に介在された 導電性粒子15は、所期値よりも小さい圧力を受けるの で、所期の通り弾性変形せず、対応する金バンプ13b と接続パッド5bに点接触することになる。この結果、 全体的に見て、金パンプ13と接続パッド5との間の接 続信頼性が良いとはいえないという問題があった。この 発明の課題は、半導体チップのバンプと回路基板の接続 パッドとの間の接続信頼性を良くすることである。

[0007]

【課題を解決するための手段】この発明は、基板の上面 及びこの基板の上面に形成された内部配線パターンの上 面に形成された絶縁膜の表面に複数の接続パッドを含む 表面配線パターンが形成されてなる回路基板の前記複数 の接続パッドに半導体チップの複数のパンプを接続して なる半導体装置において、前記複数の接続パッドのすべ ての下側に前記内部配線パターンの一部を位置させたも のである。

【0008】この発明によれば、複数の接続パッドのすべての下側に内部配線パターンの一部を位置させているので、すべての接続パッド下の絶縁膜の膜厚が同じとなり、このため半導体チップを回路基板上に加圧を伴って実装するとき、すべての接続パッド下の絶縁膜が同等に圧縮されることとなり、この結果半導体チップのバンプと回路基板の接続パッドとの間の接続信頼性を良くすることができる。

[0009]

【発明の実施の形態】図1はこの発明の一実施形態における半導体装置の要部を示したものである。この図にお

いて、図5と同一部分には同一の符号を付し、その説明 を適宜省略する。この実施形態における半導体チップ1 1の下面は、図2に示すように、図6に示す従来の場合 と同じとなっている。回路基板1の表面は、図3に示す ように、図7に示す従来の場合と同じとなっている。ハ ード基板2の上面は、図4に示すように、図8に示す従 来の場合と若干異なっている。すなわち、図4において 点線で囲まれた長方形状の領域は半導体チップ搭載エリ アに対応する領域を示すが、この領域内の右端部であっ 10 て図3の右側のすべての接続パッド5に対応する位置に 上側内部配線パターン3の各一部が配置され、同領域内 の左端部であって図3の左側の所定の2つの接続パッド 5に対応する位置にのみ上側内部配線パターン3の各一 部が配置され、同領域内の左端部であって図3の左側の 残りの2つの接続パッド5に対応する位置にのみダミー 上側内部配線パターン3aが配置されている。このた め、この半導体装置の図4のY-Y線に沿う部分に対応 する断面図は図1に示すようになる。すなわち、右側の 接続パッド5aの下側には上側内部配線パターン3の一 20 部が配置され、左側の接続パッド5bの下側にはダミー 上側内部配線パターン3aが配置されている。

【0010】このように、この半導体装置では、右側の 接続パッド5aの下側に上側内部配線パターン3の一部 を配置し、左側の接続パッド5bの下側にダミー上側内 部配線パターン3aを配置しているので、すべての接続 パッド5a、5b下の上側絶縁膜4の膜厚が同じとな る。このため、半導体チップ11を異方性導電接着剤1 4を介して回路基板1上に加熱加圧を伴って実装すると き、すべての接続パッド5a、5b下の上側絶縁膜4が 30 同等に圧縮されることになる。この結果、右側の金バン プ13aとその下の接続パッド5aとの間の接続信頼性 と左側の金バンプ13bとその下の接続パッド5bとの 間の接続信頼性とを同等とすることができる。したがっ て、半導体チップ11のバンプ13と回路基板1の接続 パッド5との間の接続信頼性を良くすることができる。 【0011】ここで、具体的な寸法の一例について説明 する。ダミー上側内部配線パターン3 a を含む上側内部 配線パターン3及び下側内部配線パターン7は銅箔をエ ッチングしたものからなり、その厚さは15~20μm 程度となっている。接続パッド5を含む表面配線パター ン6及び裏面配線パターン9は銅箔をエッチングしたも のからなり、その厚さは15~40μm程度となってい る。上側絶縁膜4及び下側絶縁膜8はエポキシ樹脂を印 刷または塗布したものからなり、その厚さはダミー上側 内部配線パターン3aを含む上側内部配線パターン3及 び下側内部配線パターン7が無いところで40~50μ m程度となっている。

【0012】なお、上記実施形態では異方性導電接着剤 14を用いた場合について説明したが、これに限定され るものではない。例えば、図示していないが、接続パッ 5

ド5の表面にすずメッキ層を形成し、これに金パンプ1 3を共晶接合するようにしてもよい。また、接続パッド 5の表面に金メッキ層を形成し、これに金バンプ13を 金属拡散接合するようにしてもよい。さらに、半導体チ ップのバンプの材料は金に限らず、銅やニッケル等であ ってもよい。

[0013]

【発明の効果】以上説明したように、この発明によれ ば、内部配線パターンの各一部を複数の接続パッドのす べての下側に位置させているので、すべての接続パッド 10 2 ハード基板 下の絶縁膜の膜厚が同じとなり、このため半導体チップ を回路基板上に加圧を伴って実装するとき、すべての接 続パッド下の絶縁膜が同等に圧縮されることとなり、こ の結果半導体チップのバンプと回路基板の接続パッドと の間の接続信頼性を良くすることができる。

【図面の簡単な説明】

【図1】この発明の一実施形態における半導体装置の要 部の断面図。

【図2】図1に示す半導体チップの底面図。

【図3】図1に示す回路基板の平面図。

【図4】図1に示すハード基板の平面図。

【図5】従来の半導体装置の一部の断面図。

【図6】図5に示す半導体チップの底面図。

【図7】図5に示す回路基板の平面図。

【図8】図5に示すハード基板の平面図。

【符号の説明】

1 回路基板

3 上側内部配線パターン

3 a ダミー上側内部配線パターン

4 上側絶縁膜


5 接続パッド

11 半導体チップ


13 金バンプ

14 異方性導電接着剤

【図1】



【図2】



【図3】

